Qual è il processo di SiC epitassiale?

Nel campo dell'alta tensione, in particolare per dispositivi ad alta tensione superiori a 20.000 V, ilSiC epitassialela tecnologia deve ancora affrontare diverse sfide. Una delle principali difficoltà è ottenere un'elevata uniformità, spessore e concentrazione di drogaggio nello strato epitassiale. Per la fabbricazione di tali dispositivi ad alta tensione, è richiesto un wafer epitassiale di carburo di silicio spesso 200um con uniformità e concentrazione eccellenti.

 

Tuttavia, durante la produzione di spessi film di SiC per dispositivi ad alta tensione, possono verificarsi numerosi difetti, in particolare difetti triangolari. Questi difetti possono avere un impatto negativo sulla preparazione di dispositivi ad alta corrente. In particolare, quando si utilizzano chip di ampia area per generare correnti elevate, la durata dei portatori minoritari (come elettroni o lacune) si riduce notevolmente. Questa riduzione della durata della portante può essere problematica per ottenere la corrente diretta desiderata nei dispositivi bipolari, che sono comunemente usati nelle applicazioni ad alta tensione. Per ottenere la corrente diretta desiderata in questi dispositivi, la durata della portante minoritaria deve essere di almeno 5 microsecondi o più. Tuttavia, il tipico parametro di durata del portatore di minoranza perSiC epitassialewafer è di circa 1 o 2 microsecondi.

 

Pertanto, sebbene ilSiC epitassialeprocesso ha raggiunto la maturità e può soddisfare i requisiti delle applicazioni a bassa e media tensione, sono necessari ulteriori progressi e trattamenti tecnici per superare le sfide nelle applicazioni ad alta tensione. I miglioramenti nell'uniformità dello spessore e nella concentrazione del drogante, la riduzione dei difetti triangolari e il miglioramento della durata dei portatori di minoranza sono aree che richiedono attenzione e sviluppo per consentire l'implementazione di successo della tecnologia epitassiale SiC nei dispositivi ad alta tensione.