Anello inferiore epi da 8 pollici

L'anello EPI di Semicorex da 8 pollici è una parte strutturale importante che viene utilizzata per l'equipaggiamento di epitassia a semiconduttore ed è specificamente progettata per essere l'anello inferiore del gruppo di suscettori completo. L'anello inferiore supporta il sistema di trasporto di wafer durante la crescita epitassiale del wafer, contribuendo alla stabilità di Mechaniska, all'uniformità termica e all'integrità del processo che sono necessarie per produrre wafer a semiconduttore ad alte prestazioni. L'anello inferiore è prodotto con grafite di alta purezza che è stata rivestita, a livello di superficie, con un rivestimento denso e uniforme di carburo di silicio (SIC). Di conseguenza, rappresenta un'alternativa altamente affidabile per i reattori epitassiali avanzati in condizioni termiche e chimiche estreme.

La grafite è il materiale di base più appropriato per l'anello inferiore grazie al suo peso leggero, al conduttore termico eccellente e alla costruzione non complessa con stabilità tangenziale e verticale a temperatura alta. Queste proprietà consentono all'anello inferiore di ciclare termicamente a velocità e, quindi dimostrano una continuità costante nelle prestazioni meccaniche durante il servizio. Il rivestimento esterno SiC viene applicato utilizzando un processo di deposizione di vapore chimico (CVD) per produrre uno strato esterno ceramico denso e privo di difetti. Inoltre, il processo CVD fornisce un processo che limita l'usura e la generazione di particelle gestendo il rivestimento SIC con la cura di non disturbare la grafite del substrato sottostante. Come fusione di SIC e grafite, lo strato superficiale SIC è chimicamente inerte all'azione corrosiva dei gas di processo, in particolare con i sottoprodotti di idrogeno e clorato e ha sia eccellente durezza che resistenza all'usura, garantendo il più possibile supporto al sistema di trasporto wafer mentre è in uso.

L'anello inferiore EPI da 8 pollici è realizzato per la compatibilità con la maggior parte degli strumenti epitassiali MOCVD e CVD orizzontale o verticale che depositano silicio, carburo di silicio o semiconduttori composti. La geometria ottimizzata è progettata per adattarsi al suscettore e ai componenti migliori del sistema del supporto di wafer con allineamento preciso, distribuzione del calore universale e stabilità nella rotazione del wafer. L'eccellente planarità e concentricità dell'anello attribuiscono all'importazione dell'uniformità dello strato epitassiale e al minimo difetti sulla superficie del wafer.

Uno dei vantaggi di questo anello di grafite rivestito SIC è il basso comportamento di emissione di particelle che minimizza la contaminazione del wafer durante l'elaborazione. Lo strato SIC riduce la deviazione e la generazione di particelle di carbonio rispetto ai componenti di grafite non rivestiti per ottenere ambienti di camera puliti e velocità di resa più elevate. Inoltre, l'eccellente resistenza agli shock termici della struttura composita prolunga la vita del prodotto, riduce la sostituzione e minori i costi di funzionamento per i produttori di semiconduttori.

Tutti gli anelli inferiori sono controllati in modo dimensionale, alla qualità della superficie e al ciclo termico testato per garantire che soddisfino le esigenze ambientali significative di un ambiente di produzione di semiconduttori. Inoltre, lo spessore del rivestimento della superficie SIC è più che adeguato per la compatibilità meccanica e termica del potenziale; I rivestimenti SIC vengono regolarmente esaminati per i fattori di adesione che garantiscono che non si verificano peeling o scintille quando gli anelli inferiori sono esposti a una deposizione ad alta temperatura. L'anello inferiore piatto può essere personalizzato con poche variazioni di proprietà dimensionale e di rivestimento minori per le singole applicazioni di progettazione e processo del reattore.

L'anello EPI di Semicorex da 8 pollici da Semicorex offre un eccellente equilibrio di resistenza, resistenza chimica e caratteristiche termiche favorevoli per i sistemi di crescita epitassiale. A causa dei benefici noti della grafite rivestita di SiC, questo anello inferiore fornisce una qualità del wafer più elevata, una probabilità di contaminazione inferiore e una durata di servizio più lunga in qualsiasi processo di deposizione ad alta temperatura. Questo anello inferiore è stato progettato per l'uso con crescita epitassiale di materiale SI, SIC o III-V; È fatto per offrire un comfort affidabile e ripetibile nella produzione di materiale semiconduttore impegnativo.